El avance reciente del Barcelona Zettascale Lab marca un punto clave en la estrategia europea para reducir la dependencia de tecnologías externas. La validación del chip experimental TC1 sobre el nodo Intel 3 confirma que el ecosistema continental puede diseñar procesadores propios y ejecutarlos en silicio moderno. La iniciativa se integra en un esfuerzo más amplio que busca reforzar la autonomía industrial y científica. El objetivo consiste en ofrecer alternativas reales dentro del ámbito de la computación de altas prestaciones. La apuesta se centra en arquitecturas abiertas y escalables que permitan evolucionar sin restricciones de propiedad intelectual.
El proyecto TC1 nace dentro del marco del Barcelona Supercomputing Center y se vincula a la European Processor Initiative. La meta consiste en demostrar que un diseño europeo basado en RISC‑V puede funcionar en un nodo de fabricación avanzado. La elección de Intel 3 aporta densidad, eficiencia y capacidad para integrar interfaces de última generación. El chip ocupa una superficie reducida y combina tres bloques independientes. Cada bloque utiliza un núcleo distinto: Sargantana, Lagarto Ka con unidad vectorial y Lagarto Ox. Esta estructura heterogénea permite evaluar comportamientos diversos y medir el rendimiento de cada microarquitectura. La zona dedicada a CPU apenas supera los 3 mm² dentro de un encapsulado de 15,2 mm² que también incluye PCIe Gen5 y DDR5.
La comparación con procesadores comerciales ayuda a dimensionar el logro. Un chiplet Zen 5 de ocho núcleos ronda los 71 mm² y necesita un dado adicional para la gestión de entrada y salida. TC1 no compite con ese segmento, pero demuestra que un diseño europeo puede alcanzar densidades elevadas y operar con interfaces modernas. La validación inicial se realizó sobre una placa Hawk Canyon V2. El equipo verificó el arranque de Linux en mayo de 2025 tras la confirmación previa de Intel. La reproducción del proceso en los laboratorios del BSC consolidó la fiabilidad del diseño. Una remesa posterior de quinientas unidades mostró un rendimiento funcional alto. La mayoría de los chips activó los tres procesadores integrados sin fallos críticos. Las pruebas revelaron frecuencias estables de hasta 1,25 GHz, por encima de las previsiones conservadoras.
La elección de Intel 3 no responde a un experimento marginal. El nodo utiliza litografía EUV y mejora la eficiencia respecto a Intel 4. Aunque Intel 18A representa la vanguardia actual, Intel 3 se sitúa en la misma categoría que TSMC N5 y N4. Esto confirma que el proyecto opera en un entorno tecnológico contemporáneo. La validación previa del RTL en TSMC N7 permitió avanzar mientras Intel finalizaba el acceso al nodo. Esta estrategia redujo riesgos y aceleró el calendario. La metodología se alinea con prácticas habituales en la industria cuando un proceso aún no está disponible para clientes externos.
El ecosistema RISC‑V todavía no compite con los núcleos x86 o Arm más avanzados en segmentos de escritorio o movilidad premium. La madurez de herramientas, compiladores y optimizaciones requiere tiempo. Sin embargo, el propósito del Barcelona Zettascale Lab no consiste en rivalizar con procesadores comerciales de gama alta. La meta se centra en demostrar que Europa puede diseñar, fabricar y validar procesadores propios sobre nodos punteros. El arranque de Linux, la verificación funcional y la caracterización térmica representan hitos esenciales antes de escalar hacia arquitecturas más ambiciosas. Estos pasos permiten preparar futuros diseños orientados a supercomputación y sistemas industriales.
El impacto estratégico resulta evidente. Europa necesita capacidad para desarrollar procesadores sin depender de proveedores externos. El éxito de TC1 refuerza esa visión. Para Intel, el proyecto demuestra que su negocio de fundición puede atender diseños complejos de clientes avanzados. La colaboración muestra que la industria europea puede trabajar con nodos modernos y obtener resultados tangibles. No se trata de un prototipo aislado, sino de un avance medible dentro de una hoja de ruta más amplia. El Barcelona Zettascale Lab consolida así un papel central en la transición hacia una autonomía tecnológica real.
| Proyecto | TC1 – Barcelona Zettascale Lab |
| Arquitectura | RISC‑V heterogénea (Sargantana, Lagarto Ka, Lagarto Ox) |
| Nodo de fabricación | Intel 3 (EUV) |
| Superficie del chip | 15,2 mm² |
| Área CPU | 3,2 mm² |
| Frecuencia validada | Hasta 1,25 GHz |
| Interfaces | PCIe Gen5, DDR5 |
| Plataforma de pruebas | Hawk Canyon V2 |
| Objetivo | Validación de procesadores europeos en nodos avanzados |
